電磁兼容性EMC，是指PCB設(shè)備或系統(tǒng)在其電磁環(huán)境中符合要求運(yùn)行并不對(duì)其環(huán)境中的任何設(shè)備產(chǎn)生無法忍受的電磁干擾的能力。PCB設(shè)計(jì)時(shí)，一方面要盡可能的減少電磁頻譜的發(fā)射，另一方面則要保護(hù)本設(shè)備免受電磁干擾。電磁干擾源、耦合路徑和接收器，是形成干擾的三個(gè)要素，缺少其中任何一個(gè)都不會(huì)形成干擾。

電磁兼容性設(shè)計(jì)與具體電路有著密切的關(guān)系，為了進(jìn)行電磁兼容性設(shè)計(jì)，PCB設(shè)計(jì)工程師需要將輻射（從產(chǎn)品中泄漏的射頻能量）減到小，并增強(qiáng)其對(duì)輻射（進(jìn)入產(chǎn)品中的能量）的易感性和抗干擾能力。而對(duì)于低頻時(shí)常見的傳導(dǎo)耦合，高頻時(shí)常見的輻射耦合，切斷其耦合途徑是在PCB設(shè)計(jì)時(shí)務(wù)必應(yīng)該給予充分重視的。PCB抗干擾設(shè)計(jì)的基本原則有三個(gè)：PCB抑制干擾源，切斷干擾傳播路徑，提高敏感器件的抗干擾性能。

1. PCB設(shè)計(jì)抑制干擾源

抑制干擾源就是盡可能的減小干擾源的du/dt（數(shù)字器件電壓變化率），di/dt（數(shù)字器件電流變化率）。這是抗干擾設(shè)計(jì)中先考慮和重要的原則，常常會(huì)起到事半功倍的效果。減小干擾源的du/dt主要是通過在干擾源兩端并聯(lián)電容來實(shí)現(xiàn)。減小干擾源的di/dt則是在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管來實(shí)現(xiàn)。

2. 切斷干擾傳播路徑

（1）充分考慮電源對(duì)單片機(jī)的影響。電源做得好，整個(gè)電路的抗干擾就解決了一大半。許多單片機(jī)對(duì)電源噪聲很敏感，要給單片機(jī)電源加濾波電路或穩(wěn)壓器，以減小電源噪聲對(duì)單片機(jī)的干擾。

（2）注意晶振布線。晶振與單片機(jī)引腳盡量靠近，用地線把時(shí)鐘區(qū)隔離起來，晶振外殼接地并固定。

（3）電路板合理分區(qū)，如強(qiáng)、弱信號(hào)，數(shù)字、模擬信號(hào)。盡可能把干擾源（如電機(jī)，繼電器）與敏感元件（如單片機(jī)）遠(yuǎn)離。

（4）用地線把數(shù)字區(qū)與模擬區(qū)隔離，數(shù)字地與模擬地要分離，后在一點(diǎn)接于電源地。A/D、D/A芯片布線也以此為原則。

3. pcb設(shè)計(jì)中提高敏感器件的抗干擾性能

提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對(duì)干擾噪聲的拾取，以及從不正常狀態(tài)盡快恢復(fù)的方法。提高敏感器件抗干擾性能的常用措施：

（1）對(duì)于單片機(jī)閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置端在不改變系統(tǒng)邏輯的情況下接地或接電源。

（2）對(duì)單片機(jī)使用電源監(jiān)控電路，可大幅度提高整個(gè)電路的抗干擾性能。

（3）在速度能滿足要求的前提下，盡量降低單片機(jī)的晶振頻率和選用低速數(shù)字電路。

（4）IC器件盡量直接焊在電路板上，少用IC座。