流水線（pipeline）技術(shù)是指在程序執(zhí)行時多條指令重疊進行操作的一種準并行處理實現(xiàn)技術(shù)。流水線是Intel首次在486芯片中開始使用的。在CPU中由5—6個不同功能的電路單元組成一條指令處理流水線，然后將一條指令分成5—6步后再由這些電路單元分別執(zhí)行，這樣就能實現(xiàn)在一個CPU時鐘周期完成一條指令，因此提高CPU的運算速度。經(jīng)典奔騰每條整數(shù)流水線都分為四級流水，即取指令、譯碼、執(zhí)行、寫回結(jié)果，浮點流水又分為八級流水。